集美大学计算机工程学院学年数字逻辑实验报告题目（6页珍藏版）
《设计一个4位进位加法器（数字逻辑课程设计）.doc》由会员分享，可以在线阅读。 更多相关《设计一个4位进位加法器（数字逻辑课程设计）.doc（6页珍藏版）》请网上搜索第1课信息。
1. 集美大学计算机工程学院计算机专业2014级第二学期数字逻辑课程设计题目：设计一个4位前瞻加法器 点评：计算机工程班计算指导教师黄斌刘莉莉姓名和学号结果 2016 年 7 月 第十二期数字逻辑实验报告 题目：课程设计 4 位进位加法器 学号：年级 班级：计算 1414 上课日期：2016-7-12 姓名：指导教师：黄斌 刘丽丽 1.实验目的： 1. 使用的语言 设计常用的组合逻辑电路。 2. 学习应用数字系统设计方法进行电路设计。 3.加强和培养学生电子系统设计能力，培养学生理论联系实际的设计思想，培养学生综合运用数字逻辑课程理论知识
2、能力。 2、实验使用环境：2015.2 三、实验内容及完成情况：设计一个4位进位超前加法器 背景：串行进位加法器的运算速度比较慢。 原因是它必须等待每个加法器依次完成进位。 一种改进的设计称为超前进位加法器。 进位加法器的设计思想是：将加法器分解为几个块，同时添加额外的电路，一得到输入进位就快速计算出每个块的输出进位。 因此，先行进位加法器不需要等待进位通过块中的所有加法器单元，而是直接先通过每个单元。 设计要求： 在本设计中，您需要使用代码设计一个4位超前进位加法器。 这个4位先行进位加法器可以完成两个4位二进制数的加法。设计完成后
3. 您还需要设计一个测试台来验证您的设计。 您的测试程序需要考虑所有可能的输入情况。 设计思路：由于每次进位的产生依赖于低位进位，因此运算速度较慢。 为了提高速度，需要尽量使低位进位信号越过中间级，直接确定高位进位输出。 Ai和Bi分别设计为表示第i位的被加数和加数，Ci-1是来自第i位全加器的进位，设Pi=AiBi，Gi=Ai&Bi函数表达式为：Co=PoCo+Go C1=P1Co+G1 C2=p2C1+G2 C3=p3c2+G3 逻辑电路图如下：真值表如下： - 其卡诺图如下： AB0
4、简化表达式：S=-1进位c表达式：+=+=+=+=代码如下：add。 1ns/add(输入3:0a,输入3:0b,输入ci,3:0s,co); /定义所需变量wire 3:0 p,g; /进位传递函数p，进位生成函数gwire 3:0 c; /进位函数g0=a0&b0,g
5. 1=a1&b1,g2=a2&b2,g3=a3&b3,p0=a0b0,p1=a1b1,p2=a2b2,p3=a3b3; c0=(p0&ci)|g0, c1=(p1&p0&ci)|(p1&g0)|g1, c2=(p2&p1&p0&ci)|(p2&p1&g0)|(p2&g1)|g2, c3=(p3&p2&p1&p0&ci)|(p3&p2&p1&g0)|(p3&p2&g1)| (p3&g2)|g3; s3:0 = a3:0 b3:0 c2:0, ci, co=c3;测试代码：1ns/; 规则 3：
6. 0a; 规则3：0b； reg ci; 线3：0秒； 电线公司； 添加 U0(/连接设计.a(a), .b(b), .ci(ci), .s(s), .co(co) ); begin a=0;b=0;ci=0;/设置默认值#512 $;/运行512个时间单位后停止 end/通过以下三个语句获取所有情况#32 a =a+1;/每32个时间单位a+1 #2 b=b+1;/每2个时间单位b+1 #1 ci=!ci; /每1个时间单位ci反转仿真图截图及其解释： 下图仿真波形全图： 下图部分波形： 例：A=0000, B=1011, c_in=0, c =1011, c_out=0 4. 实验总结。 通过这次课程设计，我感觉自己对语言还是不够熟悉。 在写作的过程中，我需要经常向同学请教四位加法器逻辑图，或者通过网上查询解决一些语法问题。 对于这个加法器，我只会按照书中的说明进行操作。 我不知道如何修改它。 我无法使用FOR循环来编写测试代码的循环，所以我不得不请同学使用循环。 6
九软件 版权声明：以上发布的内容及图片均来源于网络，如有无意侵犯到您的权利，请联系我们及时删除！
